Η διαδοχική λογική (SL) στη θεωρία ψηφιακών κυκλωμάτων είναι το σύνολο κανόνων και υλοποιήσεων κυκλωμάτων που βασίζονται στα τρέχοντα και προηγούμενα γεγονότα λογικών καταστάσεων και μεταβάσεων για τον προσδιορισμό των παρόντων λογικών καταστάσεων. Γνωρίζοντας για τη συνδυαστική λογική (CL), το σύνολο κανόνων και την υλοποίηση κυκλωμάτων που βασίζονται στα πραγματικά λογικά επίπεδα, αποκαλύπτει τα βασικά σημεία στη διαδοχική λογική. Τα λογικά επίπεδα για δυαδικούς υπολογιστές συνήθως αναφέρονται σε υψηλά ή χαμηλά. Στη θετική λογική, το 1 είναι υψηλό και το 0 είναι χαμηλό. Τα λογικά κυκλώματα αποτελούνται από πύλες που μπορεί να έχουν μία ή περισσότερες εισόδους και συνήθως μόνο μία έξοδο.
Μια απλή πύλη CL είναι γνωστή ως buffer και inverter ή NOT gate. Η έξοδος buffer είναι πάντα η ίδια με την είσοδο, αλλά η έξοδος του μετατροπέα δεν είναι πάντα η είσοδος. Άλλες πύλες που χρησιμοποιούνται στο CL περιλαμβάνουν την πύλη AND, την πύλη NAND και την πύλη NOR. Η πύλη AND εξάγει ένα 1 μόνο εάν και οι δύο είσοδοι είναι 1. Η πύλη NAND και η πύλη NOR είναι, αντίστοιχα, μια πύλη AND και μια πύλη OR, καθεμία με έναν μετατροπέα στην έξοδο.
Η διαδοχική λογική χρησιμοποιεί μάνδαλα που κλειδώνουν τα επίπεδα εξόδου με βάση τα προηγούμενα επίπεδα εξόδου και τα τρέχοντα επίπεδα εισόδου. Τα μάνδαλα κατασκευάζονται συνήθως χρησιμοποιώντας δύο πύλες συνεργατών, οι οποίες είναι είτε δύο πύλες NAND είτε NOR. Οι πύλες αυτών των μανδάλων, ή των σαγιονάρων, κλειδώνονται σε μία από τις δύο καταστάσεις από τις εξόδους πύλης που τροφοδοτούνται πίσω στην είσοδο της πύλης συνεργάτη. Με την αλλαγή των επιπέδων στις ελεύθερες εισόδους των πυλών, επιτυγχάνεται αντιστροφή του λογικού επιπέδου. Η διαδοχική λογική ανάλυση περιλαμβάνει τόσο την παρατήρηση των αρχικών επιπέδων εξόδου όσο και την παρατήρηση της αλλαγής στα επίπεδα εξόδου με βάση την αλλαγή στα επίπεδα εισόδου.
Στους δυαδικούς μετρητές, υπάρχει κύκλωμα ανίχνευσης άκρων στην είσοδο ρολογιού για κάθε μάνδαλο δυαδικού ψηφίου (bit). Οι μετρητές συνήθως χρησιμοποιούν ανίχνευση θετικής ακμής για κανονική μέτρηση. Για παράδειγμα, ένας μετρητής 8 bit χρησιμοποιεί μάνδαλα 8 bit.
Η διαδοχική λογική χρησιμοποιεί κλιμακωτές ασφάλειες bit για την παραγωγή ενός ασύγχρονου (ασύγχρονου) ψηφιακού μετρητή. Όταν ένα bit από το μάνδαλο λιγότερο σημαντικό bit (LSB) γίνεται για να χρονιστεί το πιο σημαντικό bit (MSB), είναι γνωστό ως ασύγχρονος μετρητής. Στο ασύγχρονο, τα μάνδαλα χρονίζονται το ένα με το άλλο σε ελαφρώς διαφορετικούς χρόνους, ενώ η λογική του σύγχρονου (συγχρονισμού) χρονίζει όλα τα μάνδαλα ταυτόχρονα. Ο ασύγχρονος μετρητής θα υποστεί μέγιστη συνολική καθυστέρηση κυματισμού ίση με μία καθυστέρηση κυματισμού μανδάλωσης πολλαπλασιαζόμενη επί τον αριθμό των bit στον μετρητή. Στη λογική συγχρονισμού, τα μάνδαλα bit σε έναν ψηφιακό μετρητή χρονίζονται ταυτόχρονα, επομένως η συνολική καθυστέρηση κυματισμού ισούται με μία καθυστέρηση κυματισμού μανδάλωσης για οποιονδήποτε αριθμό μπιτ στον μετρητή.